使用ADS 產(chǎn)生LVS 所需的Netlist

        長(zhǎng)期以來，安捷倫 的EDA 軟件 -- ADS 深獲學(xué)界、業(yè)界的喜愛，應(yīng)用于通信系統(tǒng)、MMIC、Silicon RFIC (CMOS 和SiGe)、PCB 的設(shè)計(jì)和分析。ADS 為一開放的平臺(tái)，意在提供使用者便利兼具彈性的工具，以RF、Mixed Signal IC 設(shè)計(jì)為例，除安捷倫和半導(dǎo)體廠合作提供的PDK/FDK 之外，ADS 可直接呼叫HSPICE MODEL 作模擬，也可由使用者自行建立PDK/FDK。近年來，各界均朝向SoC (System on Chip) 開發(fā)研究，數位IC 制作的后段流程如LVS (Layout Versus Schematic) 驗(yàn)證、LPE (Layout Parasitic Extraction)、以及Post Simulation 對(duì)Silicon RFIC 設(shè)計(jì)來說，均是不可或缺的步驟。

本篇文章將為各位介紹如何使用ADS 產(chǎn)生Assura、Calibre、以及Dracula 等后段驗(yàn)證軟體所需的Netlist。

下載地址：